



Memorie Flash

Cassino 30 giugno 2006

Giulio G. Marotta – Micron Italia – Flash Design Center

©2005 Micron Technology, Inc. All rights reserved. Products are warranted only to meet Micron's production data sheet specifications. Information, products and/or specifications are subject to change without notice. Dates are estimates only. Drawings not to scale. Micron and the Micron logo are trademarks of Micron Technology, Inc. All other trademarks are the property of their respective owners.



Memorie Flash

Indice

- Le memorie non volatili
- transistor a floating gate
- Il transistor a floating gate come cella di memoria
- Metodi di scrittura e cancellazione
- Principali tecnologie Flash
- La memoria Flash come sistema
- Circuiti periferici: pompe di carica
- Circuiti periferici: traslatori di livello
- Circuiti periferici: regolazione di tensione
- Circuiti periferici: riferimenti di tensione
- Circuiti periferici: circuiti di ingresso/uscita
- Densità Memorie NAND
- Miniaturizzazione
- Applicazioni

Memorie Flash

Le memorie non-volatili

Le memorie non volatili sono memorie che mantengono l'informazione in assenza della tensione di alimentazione per un tempo indefinitamente lungo.

Esempi noti di tali memorie sono i dischi magnetici ed ottici.




Una grande varietà di memorie a semiconduttore che presentano la caratteristica della non volatilità è oggi disponibile. I principali tipi sono elencati nella tabella sottostante, insieme alle loro caratteristiche salienti :

Memory	Inherently Non-Volatile	High Density	Low Power	One Transistor Cell	In System Re-Writable	Code And Data Storage C/D	Byte Alterable	Blocking
Flash	X	X	X	X	X	C/D		X
SRAM + Battery					X	C/D	X	X
EEPROM	X		X		X	C/D	X	X
OTP/ EPROM	X	X	X	X		C		
Masked ROM	X	X	X	X		C		

Memorie Flash

Il transistor a floating gate

Le Flash, come le EPROM e le EEPROM, adottano come dispositivo elementare di memoria il transistor a floating gate, introdotto da Kahng e Sze nel 1967.



$$C_{fg} = C_{fgs} + C_{fgd} + C_{fgsub}$$


Coupling Factor :

$$CF = C_{cgfg} / (C_{cgfg} + C_{fg})$$

Memorie Flash

Il transistor a floating gate come cella di memoria

Il poly1 transistor conduce quando :



$$C_{fg} = C_{fgs} + C_{fgd} + C_{fgsub}$$

$$V_{gs} > [V_{Tp1} - (Q_{fg}/C_{fg})] / CF$$

essendo : V_{gs} la tensione applicata tra gate e source

CF il coupling factor


V_{Tp1} la soglia del poly1 transistor

Q_{fg} la carica presente sulla floating gate


Variare Q_{fg} equivale dunque a variare la soglia del transistor a floating gate. Tale effetto è sfruttato nelle memorie Flash per immagazzinare informazione. In particolare, una carica negativa (elettroni) immessa nella floating gate fa aumentare la soglia, mentre una carica positiva (assenza di elettroni, cioè presenza di lacune) la fa diminuire.

Memorie Flash

Metodi di scrittura e cancellazione



HOT ELECTRON INJECTION



FOWLER - NORDHEIM TUNNELING

La densita` di corrente di Fowler-Nordheim e` data da :


$$J = AE^2 e^{(-E_0/E)}$$

Essendo A ed E₀ costanti che dipendono dal processo ed E il campo elettrico attraverso l'ossido, dato da : $E = V_{fg} / d$


dove V_{fg} e` il potenziale della floating gate e d lo spessore dell'ossido.

Memorie Flash


Principali tecnologie Flash



PROGRAM
ERASE
V MAX
TRIPLE WELL




NOR
F-N Tunnel
F-N Tunnel
~ 13V
yes




NAND
F-N Tunnel
F-N Tunnel
~ 20V
yes

Memorie Flash

Principali tecnologie Flash




NOR Array Layout



NAND Array:
(a) layout
(b) sezione

Memorie Flash

La memoria Flash come sistema



Analog circuits : generazione e regolazione delle tensioni di lettura, programmazione e cancellazione.

Decoder di riga: seleziona la word line indirizzata

Decoder di colonna: seleziona le colonne indirizzate


Sense amplifier: circuiti di lettura che convertono la corrente della cella di memoria in segnale digitale

Algo controller: esegue gli algoritmi di programmazione, cancellazione e lettura delle celle di memoria

Interprete dei comandi: decodifica i comandi applicati al chip di memoria dai circuiti esterni.


Memorie Flash

La memoria Flash come sistema




Memorie Flash

Circuiti periferici: pompe di carica



(a)




(b)

$$V_{out} = V_{in} + N V_{clk} C / (2C + C_s) - (N + 1)V_t - N I_{out} / f(C + C_s)$$



V_{in} = tensione ingresso primo stadio; C = valore di C_1 e C_2 ; C_s = capacità parassita associata a C_1 e C_2 ; V_t = soglia dei MOS; V_{clock} = ampiezza del segnale di clock; f = frequenza del clock.

Memorie Flash


Circuiti periferici : traslatori di livello



(a)




(b)




Memorie Flash


Circuiti periferici : regolazione di tensione



(a)



(b)



(c)

(a) - regolazione serie


(b) - regolazione shunt

(c) - regolazione on-off

$$V_{out} = V_{ref} * (1 + R1/R2)$$


Memorie Flash

Circuiti periferici : regolazione di tensione



Memorie Flash


Circuiti periferici : riferimenti di tensione



$$V_{bg} = V_{beQ2} + I_2 * R1 = V_{beQ2} + (R1/R2) * I_n N * KT/q$$


Memorie Flash

Circuiti periferici : circuiti di ingresso/uscita




Circuiti di I/O: (a) Input buffer; (b) Output buffer



Densita` Memorie NAND



Miniaturizzazione



Miniaturizzazione



- Sezione di un capello e' intorno a 100um
- Dimensioni di un globulo rosso sono intorno a 7um
- Dimensioni dei virus sono tra 400nm e 25nm



Applicazioni

Removable Memory



Applications



Embedded Memory

