

# Esercitazione di Elettronica Digitale

Ing. F. Iannuzzo - A.A. 2004/2005

## Logica CMOS

In questa esercitazione si studierà l'invertitore in logica CMOS che, come detto al corso, è di gran lunga la più diffusa e la più impiegata nella realizzazione di sistemi logici per le innumerevoli qualità che essa presenta.

a) Qui di seguito è riportato il sottocircuito SPICE dell'invertitore CMOS. I modelli dei due transistori MOS sono riportati nella libreria **eleii.lib**. Si ricorda che, in PSPICE, il dispositivo MOSFET ha la seguente sintassi:

```
M1 <drain> <gate> <source> [<body>] <modello> <parametri>
```

<pre>CMOS.CIR  .lib eleii.lib  * sottocircuito  .subckt NOT Vdd Vi Vo Mp  Vo  Vi  Vdd  Vdd  Pfet + W=3.5u L=1u + As=12.25p Ad=12.25p Ps=14u Pd=14u Mn  Vo  Vi  0    0    Nfet + W=1.5u L=1u + As=9.75p Ad=9.75p Ps=13u Pd=13u .ends  * Circuito principale XNOT1 10 1 2 NOT Vdd 10 0 5V Vi 1 0 0V  .DC Vi 0V 5V .01V .PROBE .END</pre>	
--	--

## Analisi statica

! Si rediga un file CMOS.CIR per analizzare la caratteristica di trasferimento ingresso-uscita dell'invertitore. **Si osservi come, mediante l'impiego dei comandi .subckt/.ends (e non .end), è possibile inserire nel circuito principale un intero invertitore mediante il dispositivo X.**

- b) Tracciare la caratteristica di trasferimento ingresso-uscita e verificare che il circuito si comporta effettivamente da invertitore.
- c) Per misurare i valori massimi ammissibili di ingresso  $V_{IL}$  e  $V_{IH}$  occorre identificare i punti della caratteristica a pendenza uguale a -1. Per fare ciò graficare, su un asse Y aggiuntivo, la derivata della tensione di uscita rispetto alla tensione di ingresso. Se, ad esempio, il nodo di uscita dell'invertitore è il nodo 2, ciò si ottiene inserendo la traccia seguente:


```
dV(2)
```

Mediante l'uso dei cursori, identificare le ascisse (tensioni di ingresso) a cui tale derivata è pari a -1.

- d) Per ricercare i valori nominali si ricorre usualmente alla cascata di due invertitori. Realizzare il nuovo circuito utilizzando due volte il dispositivo **X**:

\* **Circuito principale**

```
XNOT1 10 1 2 NOT
XNOT2 10 2 3 NOT
.....
```



La misura di  $V_{OH}$  e di  $V_{OL}$  può essere agevolmente effettuata per via grafica sovrapponendo la caratteristica ingresso/uscita alla sua inversa, ottenuta scambiando gli assi. Per ottenere ciò in ambiente PROBE, impostare l'asse X sulla variabile **V(2)**, corrispondente alla tensione al nodo intermedio tra i due invertitori, e graficare le variabili **V(3)** e **V(1)** che forniscono, rispettivamente, la caratteristica diretta ed inversa.

- e) Calcolare i margini di rumore.

## Analisi dinamica

- f) Per misurare i tempi di propagazione, si piloti l'ingresso della cascata di invertitori con il seguente segnale (cosa significano i valori seguenti? Consultare il manuale *DEVICES.PDF*):

```
Vi 1 0 PULSE 0V 5V 0s 100ps 100ps 1ns 2ns
```

e si misurino i ritardi del primo e del secondo invertitore. [Suggerimento: la commutazione del secondo invertitore deve essere resa realistica applicando alla sua uscita un carico capacitivo equivalente ad un ulteriore invertitore. Si calcoli tale carico rammentando che la capacità di ingresso è pari a  $C_T = C_N + C_P$ , e che tali capacità risultano fornite dalla classica formula, per il MOSFET N:

$$C_N = \epsilon_{SiO_2} \cdot \frac{W_{NMOS} \cdot L_{NMOS}}{t_{OX}}$$

con  $\epsilon_{SiO_2} = \epsilon_0 \cdot \epsilon_{r,SiO_2}$ , dove  $\epsilon_0 = 8.85 \cdot 10^{-14}$  F/cm,  $\epsilon_{r,SiO_2} = 3.9$  e  $t_{OX} = 15$ nm. Analoga formula vale per il MOSFET P.]

- g) La capacità calcolata al punto precedente simula con buona approssimazione una porta logica a valle. Si misurino, sulla *NOT2*, le due componenti dell'energia dissipata in commutazione:  $P_D'$  e  $P_D''$ . **[Suggerimento: in ambiente PROBE è possibile ottenere l'integrale indefinito di una traccia mediante l'operatore s. Esempio:  $s(V(10)*i(Vdd))$ ].**

## (Porte logiche)

- h) Come si è visto a lezione, le porte logiche NAND e NOR si realizzano utilizzando 4 transistori. Realizzare singolarmente entrambe le configurazioni e misurare i tempi di propagazione **[Suggerimento: con due ingressi, quanti sono i differenti tempi di propagazione?]**. Si osserva differenza tra i tempi di propagazione relativi alle due configurazioni? E tra i due ingressi di una stessa configurazione? Come interviene l'effetto body in questa analisi?