




Università degli Studi  
di Cassino



Corso di  
Calcolatori Elettronici II

*Realizzazione del Data path  
Data path a ciclo singolo*


Anno Accademico 2004/2005

Francesco Tortorella


## Realizzazione del data path

- **1. Analizzare** l'istruzione set => Specifiche sul datapath
  - il significato di ciascuna istruzione è dato dai *register transfers*
  - il datapath deve includere elementi di memoria per i registri necessari alla ISA
  - il datapath deve supportare ciascun trasferimento tra registri
- **2. Selezionare** l'insieme di componenti del datapath stabilire una metodologia di tempificazione
- **3. Costruire** il datapath rispettando le specifiche
- **4. Analizzare** l'implementazione di ciascuna istruzione per determinare i punti di controllo che abiliteranno i trasferimenti
- **5. Costruire** la control logic

## Formati Istruzioni del MIPS



## Passo 1a: Il sottoinsieme MIPS-lite



## Trasferimenti tra Registri

- Forniscono il “significato” delle istruzioni
- Tutto comincia con il “fetch”

op | rs | rt | rd | shamt | funct = MEM[ PC ]

op | rs | rt | Imm16 = MEM[ PC ]

### inst      Register Transfers

ADDU       $R[rd] \leftarrow R[rs] + R[rt];$                        $PC \leftarrow PC + 4$

SUBU       $R[rd] \leftarrow R[rs] - R[rt];$                        $PC \leftarrow PC + 4$

ORi         $R[rt] \leftarrow R[rs] + \text{zero\_ext}(\text{Imm16});$                $PC \leftarrow PC + 4$

LOAD       $R[rt] \leftarrow \text{MEM}[R[rs] + \text{sign\_ext}(\text{Imm16})];$   $PC \leftarrow PC + 4$

STORE      $\text{MEM}[R[rs] + \text{sign\_ext}(\text{Imm16})] \leftarrow R[rt];$   $PC \leftarrow PC + 4$

BEQ        if (  $R[rs] == R[rt]$  ) then  $PC \leftarrow PC + \text{sign\_ext}(\text{Imm16})$  || 00  
             else  $PC \leftarrow PC + 4$

*Calcolatori Elettronici II*  
*Datapath - 4*

*F. Tortorella* © 2005  
Università degli Studi  
di Cassino

## Passo 1: Specifiche dell'Instruction Set

- Memoria
  - istruzioni & dati
- Registri (32 x 32)
  - read RS
  - read RT
  - Write RT o RD
- PC
- Extender (estensione in segno)
- Addiz e Sottraz di registri o di immediati (estesi)
- Somma 4 o immediati estesi al PC

*Calcolatori Elettronici II*  
*Datapath - 5*


*F. Tortorella* © 2005  
Università degli Studi  
di Cassino

## Passo2: Componenti del Datapath


- Elementi Combinatori
- Elementi di Memoria
  - tempificazione (Clocking methodology)

## Elementi Combinatori


- Adder



- MUX



- ALU



## Elementi di Memoria: Registro


- Registro

- Ingressi

- N-bit
- Write Enable

- Write Enable:

- negato (0): Data Out non cambia
- asserito (1): Data Out diventa Data In



## Elementi di Memoria: Banco di Registri

- Il Banco di Registri consiste di 32 registri:

- Due bus a 32-bit di output:

- busA e busB

- Un bus di input a 32-bit : busW

- Un Registro viene selezionato da:

- RA seleziona il registro da mettere sul busA

- RB seleziona il registro da mettere sul busB


- RW seleziona il registro da scrivere mediante il busW quando Write Enable è 1

- Il Clock (CLK)


- Il CLK è significativo SOLO durante le operazioni di write

- Durante le operazioni di read, il Banco si comporta come se fosse combinatorio:

- RA o RB validi => busA o busB validi dopo un “tempo di accesso” (access time)




## Elementi di Memoria: Banco di Registri



**Banco di registri:  
schema di accesso in lettura**


## Elementi di Memoria: Banco di Registri



**Banco di registri:  
schema di accesso in scrittura**

## Un modello ideale di Memoria

- Memoria (ideale)
  - Un bus di input: Data In
  - Un bus di output: Data Out
- Accesso a una parola di Memoria :
  - Indirizzo seleziona la parola da inviare su Data Out
  - Se Write Enable = 1: indirizzo seleziona la parola di memoria da scrivere mediante il bus Data In
- Clock input (CLK)
  - Il CLK è significativo SOLO durante le operazioni di write
  - Durante le operazioni di read, la Memoria si comporta come se fosse combinatoria:
    - Indirizzo valido => Data Out valido dopo un “tempo di accesso”




## Passo 3

- Specifiche dei Trasferimenti tra Registri
  - Assemblaggio del Datapath
- Instruction Fetch
- Leggi gli Operandi ed Esegui l'Operazione

## 3a: Unità di Fetch

- Operazioni previste
  - Fetch dell'Istruzione:  $\text{mem}[\text{PC}]$
  - Aggiornamento del program counter:
    - Codice Sequenziale:  $\text{PC} \leftarrow \text{PC} + 4$
    - Branch e Jump:  $\text{PC} \leftarrow \text{"qualcos'altro"}$





*Calcolatori Elettronici II*  
Datapath - 14

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## 3b: Add & Subtract

- $R[\text{rd}] \leftarrow R[\text{rs}] \text{ op } R[\text{rt}]$       Esempio: `addU rd, rs, rt`
  - Ra, Rb e Rw dai campi rs, rt e rd dell'istruzione
  - ALUctr e RegWr: dalla control logic dopo la decodifica dell'istruzione





*Calcolatori Elettronici II*  
Datapath - 15

F. Tortorella © 2005  
Università degli Studi  
di Cassino



# Register-Register Timing





Calcolatori Elettronici II  
Datapath - 16

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## 3c: Operazioni Logiche con Immmediati

- $R[rt] \leftarrow R[rs] \text{ op ZeroExt}[imm16]$




Calcolatori Elettronici II  
Datapath - 17

F. Tortorella © 2005  
Università degli Studi  
di Cassino

### 3d: Operazioni di Load

- $R[rt] \leftarrow Mem[R[rs] + SignExt[imm16]]$  Esempio: lw rt, imm16(rs)




Calcolatori Elettronici II  
Datapath - 18

F. Tortorella © 2005  
Università degli Studi  
di Cassino

### 3e: Operazioni di Store


- $Mem[R[rs] + SignExt[imm16]] \leftarrow R[rt]$  Esempio: sw rt, imm16(rs)



Calcolatori Elettronici II  
Datapath - 19

F. Tortorella © 2005  
Università degli Studi  
di Cassino



### 3f: L'Istruzione di Branch




- beq rs, rt, imm16
  - mem[PC]                                      Fetch dell'istruzione dalla memoria
  - Equal ← R[rs] == R[rt]                      Calcolo della condizione di branch
  - if (COND eq 0)                                Calcolo indirizzo prossima istruzione
    - $PC \leftarrow PC + 4 + (\text{SignExt}(\text{imm16}) \times 4)$
  - else
    - $PC \leftarrow PC + 4$

### Datapath per Operazioni di Branch


- beq rs, rt, imm16



# Single Cycle Datapath




## Passo 4: Realizzazione del Controllo



## Significato dei Segnali di Controllo

- Rs, Rt, Rd e Imm16 sono cablati nel datapath
- nPC\_sel: 0 => PC ← PC + 4; 1 => PC ← PC + 4 + SignExt(Imm16) || 00




Calcolatori Elettronici II  
Datapath - 24

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## Significato dei Segnali di Controllo

- ExtOp: “zero”, “sign”
- ALUsrc: 0 => regB;  
1 => immed
- ALUctr: “add”, “sub”, “or”
- MemWr: write memory
- MemtoReg: 0=>ALU; 1 => Mem
- RegDst: 0 => “rt”; 1 => “rd”
- RegWr: write dest register



Calcolatori Elettronici II  
Datapath - 25

F. Tortorella © 2005  
Università degli Studi  
di Cassino

# Control Signals

## inst      Register Transfer

ADD	$R[rd] \leftarrow R[rs] + R[rt];$	$PC \leftarrow PC + 4$
	<i>ALUsrc = RegB, ALUctr = "add", RegDst = rd, RegWr, nPC_sel = "+4"</i>	
SUB	$R[rd] \leftarrow R[rs] - R[rt];$	$PC \leftarrow PC + 4$
	<i>ALUsrc = RegB, ALUctr = "sub", RegDst = rd, RegWr, nPC_sel = "+4"</i>	
ORi	$R[rt] \leftarrow R[rs] + \text{zero\_ext}(Imm16);$	$PC \leftarrow PC + 4$
	<i>ALUsrc = Im, Extop = "Z", ALUctr = "or", RegDst = rt, RegWr, nPC_sel = "+4"</i>	
LOAD	$R[rt] \leftarrow MEM[R[rs] + \text{sign\_ext}(Imm16)];$	$PC \leftarrow PC + 4$
	<i>ALUsrc = Im, Extop = "Sn", ALUctr = "add", MemtoReg, RegDst = rt, RegWr, nPC_sel = "+4"</i>	
STORE	$MEM[R[rs] + \text{sign\_ext}(Imm16)] \leftarrow R[rs];$	$PC \leftarrow PC + 4$
	<i>ALUsrc = Im, Extop = "Sn", ALUctr = "add", MemWr, nPC_sel = "+4"</i>	
BEQ	if ( $R[rs] == R[rt]$ ) then $PC \leftarrow PC + \text{sign\_ext}(Imm16)$    00 else $PC \leftarrow PC + 4$	
	<i>nPC_sel = EQUAL, ALUctr = "sub"</i>	

*Calcolatori Elettronici II*  
*Datapath - 26*

*F. Tortorella © 2005*  
*Università degli Studi*  
*di Cassino*


## Passo 5: Logica per ciascun segnale di controllo

- $nPC\_sel \leq$  if (OP == BEQ) then EQUAL else 0
- $ALUsrc \leq$  if (OP == "000000") then "regB" else "immed"
- $ALUctr \leq$  if (OP == "000000") then **funct**  
elseif (OP == ORi) then "OR"  
elseif (OP == BEQ) then "sub"  
else "add"
- $ExtOp \leq$  if (OP == ORi) then "zero" else "sign"
- $MemWr \leq$  (OP == Store)
- $MemtoReg \leq$  (OP == Load)
- $RegWr: \leq$  if ((OP == Store) || (OP == BEQ)) then 0 else 1
- $RegDst: \leq$  if ((OP == Load) || (OP == ORi)) then 0 else 1

*Calcolatori Elettronici II*  
*Datapath - 27*

*F. Tortorella © 2005*  
*Università degli Studi*  
*di Cassino*

## La “tabella di verità” per il controllo



op	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
	R-type	ori	lw	sw	beq	jump
RegDst	1	0	0	x	x	x
ALUSrc	0	1	1	1	0	x
MementoReg	0	0	1	x	x	x
RegWrite	1	1	1	0	0	0
MemWrite	0	0	0	1	0	0
PCSrc	0	0	0	0	1	0
Jump	0	0	0	0	0	1
ExtOp	x	0	1	1	x	x
ALUOp (Symbolic)	“R-type”	Or	Add	Add	Subtract	xxx
ALUOp <2>	1	0	0	0	0	x
ALUOp <1>	0	1	0	0	0	x
ALUOp <0>	0	0	0	0	1	x


Calcolatori Elettronici II  
Datapath - 28

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## La “tabella di verità” per RegWrite

op	00 0000	00 1101	10 0011	10 1011	00 0100	00 0010
	R-type	ori	lw	sw	beq	jump
RegWrite	1	1	1	0	0	0


- RegWrite = R-type + ori + lw
  - =  $!op<5> \& !op<4> \& !op<3> \& !op<2> \& !op<1> \& !op<0>$  (R-type)
  - +  $!op<5> \& !op<4> \& op<3> \& op<2> \& !op<1> \& op<0>$  (ori)
  - +  $op<5> \& !op<4> \& !op<3> \& !op<2> \& !op<1> \& op<0>$  (lw)



Calcolatori Elettronici II  
Datapath - 29

F. Tortorella © 2005  
Università degli Studi  
di Cassino


## Implementazione PLA del controllo



Calcolatori Elettronici II  
Datapath - 30

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## Vista Astratta dell'Implementazione




Calcolatori Elettronici II  
Datapath - 31


F. Tortorella © 2005  
Università degli Studi  
di Cassino




## Schema del datapath con le linee di controllo



## Schema del datapath con l'unità di controllo



## Modifica per implementare jump



Calcolatori Elettronici II  
Datapath - 34


F. Tortorella © 2005  
Università degli Studi  
di Cassino

## Vista astratta del critical path

Definisce la max  
frequenza di clock

Critical Path (istr. LOAD) =

Ritardo tra Clk e out PC (FFs) +  
Access Time della Mem. Istruzioni +  
Access Time del banco registri+  
Tempo di ritardo ALU (add 32 bit) +  
Access Time della Mem. Dati +  
Tempo di hold per il Register File Write



Calcolatori Elettronici II  
Datapath - 35

F. Tortorella © 2005  
Università degli Studi  
di Cassino

## Riassumendo

- 5 passi per progettare un processore
  - 1. **Analizzare** l'istruzione set => Specifiche sul datapath
  - 2. **Selezionare** l'insieme di componenti del datapath stabilire una metodologia di clocking
  - 3. **Costruire** il datapath rispettando le specifiche
  - 4. **Analizzare** l'implementazione di ciascuna istruzione per determinare i punti di controllo che abiliteranno i trasferimenti
  - 5. **Costruire** la control logic
- il MIPS rende più semplice il progetto
  - Le Istruzioni sono tutte della stessa dimensione
  - I registri sorgente sempre nello stesso posto dell'istruzione
  - Gli Immediati stessa dimensione, posizione
  - Le Operazioni sempre su registri/immediati

## Valutazione del data path a ciclo singolo

- L'implementazione realizzata prevede implicitamente che occorra un solo ciclo di clock per eseguire una qualunque istruzione.
- Sebbene tale implementazione funzioni correttamente, non è utilizzata in pratica perché inefficiente (**qual è il motivo ?**)
- Consideriamo un esempio numerico

## Valutazione del data path a ciclo singolo

- Assumiamo che i tempi di ritardo di tutti i componenti nel datapath siano trascurabili tranne:
  - Unità di memoria: 200 ps
  - ALU e addizionatori: 100 ps
  - Register file (read e write): 50 ps
- Confrontiamo le prestazioni di due diverse implementazioni:
  - Implementazione a ciclo singolo di lunghezza fissa
  - Implementazione a ciclo singolo di lunghezza variabile (soluzione solo teorica)

## Valutazione del data path a ciclo singolo

- Supponiamo la seguente distribuzione per le istruzioni:
  - Load: 25 %
  - Store: 10 %
  - Istruzioni logico-aritmetiche: 45 %
  - Branch: 15 %
  - Jump: 5 %

## Valutazione del data path a ciclo singolo

Tipo di istruzione	Unità funzionali usate				
	Instr. fetch	Accesso ai registri	ALU	Accesso ai registri	
<b>Logico aritmetiche</b>	Instr. fetch	Accesso ai registri	ALU	Accesso ai registri	
<b>Load</b>	Instr. fetch	Accesso ai registri	ALU	Accesso alla memoria	Accesso ai registri
<b>Store</b>	Instr. fetch	Accesso ai registri	ALU	Accesso alla memoria	
<b>Branch</b>	Instr. fetch	Accesso ai registri	ALU		
<b>Jump</b>	Instr. fetch				

*Calcolatori Elettronici II  
Datapath - 40*

*F. Tortorella © 2005  
Università degli Studi  
di Cassino*

## Valutazione del data path a ciclo singolo

Tipo di istruzione	Instruction memory	Register Read	ALU operation	Data memory	Register write	Totale (ps)
<b>Logico aritmetiche</b>	200	50	100	0	50	400
<b>Load</b>	200	50	100	200	50	600
<b>Store</b>	200	50	100	200	0	550
<b>Branch</b>	200	50	100	0	0	350
<b>Jump</b>	200	0	0	0	0	200

*Calcolatori Elettronici II  
Datapath - 41*

*F. Tortorella © 2005  
Università degli Studi  
di Cassino*

## Valutazione del data path a ciclo singolo

- **Ciclo di lunghezza fissa:** necessario allinearsi all'istruzione che richiede maggior tempo di esecuzione.  $T_f = 600 \text{ ps}$
- **Ciclo di lunghezza variabile:** occorre valutare il tempo medio di esecuzione.  $T_v = 447.5 \text{ ps}$ 
  - $T_v = 600 \cdot .25 + 550 \cdot .10 + 400 \cdot .45 + 350 \cdot .15 + 200 \cdot .05$
- Consideriamo il rapporto

$$T_f/T_v = 1.34$$

## Valutazione del data path a ciclo singolo

- Problemi dell'implementazione del data path a ciclo singolo di lunghezza fissa:
  - Condizionato dal worst case (istruzione più lenta)
  - Ogni unità funzionale è usata una volta sola per ciclo (necessario replicare alcune funzionalità, es. adder)
  - Situazione anche peggiore se si considera l'introduzione di altre unità necessarie (FPU).
- Soluzioni possibili ?
  - **Implementazione multiciclo:** ciclo più breve legato al tempo di ritardo dell'unità funzionale più lenta. Le unità vengono usate per più compiti, ma l'esecuzione di un'istruzione richiede più cicli di clock.
  - **Implementazione pipeline:** data path simile all'implementazione a ciclo singolo. Permette l'esecuzione contemporanea di più istruzioni incrementando l'utilizzazione dell'hardware e aumentando le prestazioni.